

## Agile Hardware-Entwicklung

Dipl. Ing. Mario Blunk

Buchfinkenweg 3 / 99097 Erfurt / Germany

<http://www.blunk-electronic.de>


2022-09-26

## Abstract

Agile Hardware-Entwicklung bedeutet Arbeiten im Team. Während die klassische Entwicklung von Elektronik oft auf dem Tisch eines Entwicklers stattfand, werden mit dieser Methode Teilbereiche auf mehrere Mitspieler verteilt. Die für das Endprodukt relevanten Schaltungsteile bleiben vom Stadium des Prototypen bis ins Finale erhalten. Agile Hardware-Entwicklung wird angewendet, wenn Anforderungen an das Produkt unscharf sind, sich oft ändern und somit das Pflegen von Lastenheften keinen Sinn mehr macht. Dieses Seminar erläutert die Grundlagen agiler Prozesse, die einzuhaltenden Regeln für die Mitspieler, benötigte Werkzeuge und die praktische Anwendung anhand einfacher Beispiele.

1. Prozess der HW-Entwicklung im allgemeinen
2. Vergleich Wasserfall-Modell mit agiler Methode
3. Anwendung, Nutzen und Vorteile
4. Zeitpläne und Aufwand
5. Regeln und Richtlinien (Style Guides und Clean Code)
6. Schnittstellen zwischen Modulen
7. Werkzeuge (CAM-Prozessor, ERP, Versionskontrolle, ...)
8. Beispiele und praktische Übungen in bereitgestellter Entwicklungsumgebung


# Prozess der HW-Entwicklung




Dokumentation, Firmware, Logiksynthese, Materialwirtschaft ?

# Vergleich Wasserfall-Modell mit agiler Methode 1.


Wasserfall:



agile Entwicklung:




# Vergleich Wasserfall-Modell mit agiler Methode 2.



Quelle: <https://www.versionone.com/agile-101/agile-software-development-benefits/>

# Ein klassisches Projekt 1.



# Ein klassisches Projekt 2.



- Erfahrenes Team (2 HW-Entwickler, 2 FW-Entwickler, 1 Tester)
- Sehr gute Bedingungen (Ressourcen, Kommunikation)

	Dauer der Projektphase	Gesamtdauer
Lastenheft	1 Monat	1 Monat
Entwicklung und Fertigung Null-Serie	6 Monate	7 Monate
SW-Integration und erstes erfolgreiches Ende-Zu-Ende Szenario	6 Monate	<b>13 Monate</b>

- Bereits nach 3 Monaten erste Change Requests – für Null-Serie aber bereits zu spät
- Folgeversionen behoben nicht alle Fehler, verursachten aber neue


# Kosten der HW-Entwicklung 1.

moderat



sehr hoch !


akzeptabel




akzeptabel



# Kosten der HW-Entwicklung 2.



← **EIN PCB für alles !**




**Alle Wünsche müssen in EIN Design !!!**

- träge
- teuer
- zeitintensiv !


- Erweiterungen
- Änderungen
- Fehlersuche



**Artwork !**



# Kosten der Komplexität




Design	# Parts	# Nets	# Pins
Very Complex	>1000	>1000	>2000
Complex	750	544	2250
Moderate	315	383	1162
Simple	121	101	350
Very Simple	<100	<70	<200

Umso dramatischer  
je kleiner die Fläche:


$$A_1 < A_0$$

# Weil es lange dauert ...

Weil es lange dauert




# Scrum Framework



1. Ursprung in der SW-Entwicklung
2. Wir übertragen es auf HW-Entwicklung !

# Agile Hardware

## Kosten der Komplexität




Design	# Parts	# Nets	# Pins
Very Complex	>1000	>1000	>2000
Complex	750	544	2250
Moderate	315	383	1162
Simple	121	101	350
Very Simple	<100	<70	<200

Umso dramatischer  
je kleiner die Fläche:

$$A_1 < A_0$$

# Agile Hardware

Aufbrechen in einfache und beherrschbare Teile




**Achtung !**

Kritische Schaltungsteile werden NICHT zerlegt !

# Agile Hardware


## Rig-Design 1a



# Agile Hardware


## Rig-Design 1b

***Teile & herrsche !***




# Agile Hardware

## Rig-Design Blockschaltbild A



# Agile Hardware

## Rig-Design Blockschaltbild B



# Agile Hardware

## Vorteile und Möglichkeiten 1.

1. parallele Entwicklung
2. 2 Tage / Schaltplan
3. 3 Tage / PCB Layout
4. parallele Fertigung
5. großflächige PCBs erleichtern Entflechtung
6. niedrige Anforderungen an Fertigung (Preis !)
7. Verwendung des Autorouters spart Zeit (ca. 25%)
8. Wiederverwendbarkeit von Schaltungsteilen und PCBA
9. kurzfristige Änderungen möglich
10. frühzeitige Materialbeschaffung je PCB
11. paralleler Designcheck und Testgenerierung

# Agile Hardware

## Vorteile und Möglichkeiten 2. Autorouter





Figure 1: Shield

# Agile Hardware

## Beispiel eines Rigs



# Anwendung der agilen Methode 1.

Wann anzuwenden ?

1. unscharfe, häufig wechselnde Anforderungen
2. Dokumentation und Verwaltung ufert aus (Lasten/Pflichtenhefte)
3. kurze Entwicklungszeiten (Sprint 2 bis 4 Wochen) gefordert

Vorteile:

1. Projekt läßt sich besser steuern gegenüber Wasserfallmodell
2. Rückmeldung vom Kunden nach einem Sprint
3. weniger Überraschungen bei Auslieferung des Produktes
4. SW bleibt konstant von Prototyp bis Auslieferung
5. für SW/FW-Entwicklung bleiben Ports von MCU, FPGA, CPLD konstant


# Anwendung der agilen Methode 2.

## Zusammenfassung für Manager

1. Das agile Entwicklungsmodell ist keine Wunderwaffe !
2. Projekte mit häufig wechselnden oder unscharfen Anforderungen lassen sich damit sehr gut steuern. → weniger böse Überraschungen
3. Agile Methoden machen bei klar beschriebenden Anforderungen keinen Sinn. → Wasserfallmodell anwenden

# Vorgehensmodell


## ein Sprint 1.



# Vorgehensmodell

## ein Sprint 2.


1. Design neuer Rig-PCBAs: Ein Feature / eine Funktion pro Modul
2. Modifikation oder Überarbeitung bestehender Module
3. Herstellung und Inbetriebnahme der einzelnen Rig-PCBAs



# Vorgehensmodell

## Ableitung des Produktlayouts aus Rig-Design (nach N Sprints)

1. einzelne PCBA werden im Verbund getestet
2. Schaltpläne vereinen (merge)
3. Schaltplan reduzieren auf produktrelevante Schaltungsteile
4. Layout für Produkt erstellen → "darf lange dauern"




CAE- Werkzeuge müssen automatisierbar sein (skriptbar):

1. Löschen von Schaltplanseiten, Bauteilen und Netzen
2. Umbenennen von Netzen
3. Feststellung Verstöße gegen Konventionen
4. Ergebnis von ERC/DRC in ASCII-Datei
5. Erzeugung von Materiallisten, CAM-Daten
6. Designdaten in Klartext, ASCII, XML (nicht binär !)
7. Dokumentation in Klartext (Sphinx, Latex)
8. automatisierte Testgenerierung (z.B. Boundary-Scan)
9. Versionskontrolle (z.B. mit Git)
10. erprobt mit Autodesk-EAGLE
11. CAE System ET (in Entwicklung)  
<https://github.com/Blunk-electronic/ET>



# Agile HW - Entwicklung

## Struktur der Schaltpläne 2.




Schaltpläne:

[http://www.blunk-electronic.de/pdf/agile\\_HW/demo/](http://www.blunk-electronic.de/pdf/agile_HW/demo/)



# Agile HW - Entwicklung

## Blockschaltbild eines Demo-Projektes



# Demo Projekt

## Core Modul - produktrelevante Seite



last update: 8/20/18 7:26 PM

Copyright(C) Blunk electronic

Drawing Number: V001	Size: A4	<b>PRODUCT</b>
Project: agile HW demo	Drawn: Mario Blunk / Blunk electronic	
Status: development	Checked: >CHECKED	
Description: core / MCU	Approved: >APPROVED	
Filename: core_mcu	Sheet: 1/2	

4

5


6

# Demo Projekt

## Core Modul - Seite für Entwicklung


PWR IN

X301



TO SHIELD

X302  
MALE\_2X10-T-VERTICAL\_2.54MM



last update: 8/20/18 7:26 PM

Copyright(C) Blunk electronic

Drawing Number:	X001	Size:	A4	<b>DEVELOPMENT</b>
Project:	agile HW demo	Drawn:	Mario Blunk / Blunk electronic	
Status:	development	Checked:	>CHECKED	
Description:	connectors	Approved:	>APPROVED	
Filename:	core_mcu	Sheet:	2/2	


4

5

6


# Demo Projekt

## Core Modul - PCB Layout



# Demo Projekt

## Shield Modul – Seite für Entwicklung 1.




last update: 08/20/18 7:26 PM

	Drawing Number: y001	Size: A4	DE
Project:	agile HW demo	Drawn:	Mario Blunl

# Demo Projekt

## Shield Modul – Seite für Entwicklung 2.



8/20/18 7:26 PM

Copyright (C) Blunk

Drawing Number:

Size:

V001

A4

DEVELOPMENT


agile HW demo

Drawn:

Mario Blunk / Blunk electric

# Demo Projekt

Shield Modul – Seite für Entwicklung 3.



8/20/18 7:26 PM

Drawing Number:

V001


Size:

A4



# Demo Projekt

## Shield Modul – Seite für Entwicklung 4.




last update: 8/20/18 7:26 PM

	Drawing Number: V001	Size: A4	<b>ROUTING</b>
Project:	agile HW demo	Drawn:	Mario Blunk / Blunk electronic


# Demo Projekt

## Shield Modul – PCB Layout



# Demo Projekt

## LED-Treiber Modul – produktrelevante Seite



last update: 8/20/18 7:26 PM

Copyright (C) Blunk electronic

Drawing Number:

Size:


V001

A4

PRODUCT

# Demo Projekt

## LED-Treiber Modul – Seite für Entwicklung 1.




last update: 8/20/18 7:26 PM

	Drawing Number: V001	Size: A4	DEV
Project:	agile HW demo	Drawn:	Mario Blunk

# Demo Projekt

## LED-Treiber Modul – Seite für Entwicklung 2.



last update: 8/20/18 7:26 PM

Co

Drawing Number:

V001


Size:

A4

DEV


# Demo Projekt

## LED-Treiber Modul – PCB Layout




# Demo Projekt

## Schaltpläne vereinen und reduzieren 1.



# Demo Projekt

## Schaltpläne vereinen und reduzieren 2.




# Demo Projekt


## Schaltpläne vereinen und reduzieren 3.




1: MCU




4: routing




7: led driver




10: push button




2: core debug




5: connector LED driver module



8: led module backend




11: keyboard module power supply




3: connector core



6: connector keyboard module



9: led module power supply




12: keyboard module backend

# Demo Projekt


## Schaltpläne vereinen und reduzieren 4.




1: MCU



2: routing



3: led driver




4: push button


# Demo Projekt

## Schaltpläne vereinen und reduzieren 5.

**vorher:**




**nachher:**




# Demo Projekt


## Schaltpläne vereinen und reduzieren 6.



1: MCU




2: led driver



3: push button

# Demo Projekt

## Finales PCB Layout des Produktes




# Agile HW - Entwicklung

## Konventionen und Spielregeln

1. Lesbarkeit
2. Übersicht
3. zeitsparende Bearbeitung
4. Wiederverwendung von Schaltungsteilen
5. Modularisierung

# Konventionen und Spielregeln

## Prefixe in Netznamen 1.



last update: not saved!

	Drawing Number: XXXXXX-YYY02-25M00 (SP)	Size: A4	<b>PRODUCT</b>
Project:		Drawn:	Mario Blunk / Blunk electronic
Status:	R&D ONLY	Checked:	
Schemlet:		Approved:	
Description:	stepper driver inputs	Sheet:	16/18
Filename:	module.motor.pump	\$State:\$ \$Revision:\$	

4

5

6

# Konventionen und Spielregeln

## Prefixe in Netznamen 2.

Template:

1. MODULENAME\_FUNCTION\_COUNT
2. MODULENAME\_BLOCKNAME\_FUNCTION\_COUNT

Beispiele:

1. PWR\_VREG\_IN, PWR\_VREG\_OUT, PWR\_VREG\_ADJ
2. CPU\_JTAG\_TCK, CPU\_JTAG\_TMS
3. KBD\_IN, KBD\_OUT
4. LED\_DRV\_IN, LED\_DRV\_ON\_OFF
5. CPU\_GPIO\_1, CPU\_GPIO\_2
6. KBD-1\_SW\_1, KBD-2\_SW\_1,
7. MOT-DRV-1\_RL\_1, MOT-DRV-2\_RL\_1,

# Konventionen und Spielregeln

## Prefixe in Netznamen 3.

In globalen, rig-weiten Netzen wie z.B. Betriebsspannungen und GND keine Prefixe verwenden.

1. P3V3, P12V, N12V
2. GND
3. Konsens über Verwendung von Signallagen

**Achtung ! Nicht nicht über Module hinweg verteilen:**

1. Analog Masse (AGND)
2. sensible analoge Signale
3. SI-kritische Signale



# Konventionen und Spielregeln

## Nutzen der korrekten Benennung von Bauteilen und Netzen

1. Vereinfachung im Layout
2. verbesserte Lesbarkeit
3. Vorbereitung zur Modularisierung
4. Anwendung von Skripten zum Check oder Modifizieren des Designs
5. Design-Checks mit externen Werkzeugen (Linting)

### Achtung !

1. keine anonymen Netznamen wie N\$1701 verwenden !
2. vermeide Sonderzeichen ( $\mu$  , ö, ä, ...)

# Konventionen und Spielregeln

## Prefixe von Bauteilnamen

ANT	ANTENNA	N	NETCHANGER
B	BUZZER	OC	OPTOCOUPLER
BAT	BATTERY	Q	QUARTZ
C	CAPACITOR	R	RESISTOR
CA	CAPACITOR_ADJUSTABLE	RA	RESISTOR_ADJUSTABLE
D	DIODE	RN	RESISTOR_NETWORK
DPH	DIODE_PHOTO	RP	POTENTIOMETER
DI	DIAC	RPH	RESISTOR_PHOTO
DIS	DISPLAY	S	SWITCH
F	FUSE	T	TRANSISTOR
HS	HEATSINK	TP	TRANSISTOR_PHOTO
IC	INTEGRATED_CIRCUIT	TF	TRANSFORMER
J	JUMPER	TPT	TESTPOINT
JD	JUMPER (for development)	TH	THYRISTOR
K	RELAY	THP	THYRISTOR_PHOTO
KP	KEYPAD	TR	TRIAC
L	INDUCTOR	TUB	TUBE
LA	INDUCTOR_ADJUSTABLE	X	CONNECTOR
LS	LOUDSPEAKER	XD	CONNECTOR
LED	LIGHT_EMITTING_DIODE		
LDA	LIGHT_EMITTING_DIODE_ARRAY		
M	MOTOR		
MIC	MICROPHONE		

**Beispiele IC1, T1, R1, TP1, RN1**


# Konventionen und Spielregeln

## Werte von Bauteilen

m	MILLIOHM
R	OHM
k	KILOOHM
M	MEGAOHM
G	GIGAOHM
p	PICOFARAD
n	NANOFARAD
u	MICROFARAD
m	MILLIFARAD
F	FARAD
n	NANOHENRY
u	MICROHENRY
m	MILLIHENRY
H	HENRY
V	VOLT
m	MILLIAMPERE
A	AMPERE
k	KILOHERTZ
M	MEGAHERTZ
G	GIGAHERTZ

### Beispiele 4k7, 4n7, 2A5, 3V3

Die Bauteilart wie Widerstand, IC, LED ...  
ergibt sich aus Schaltplansymbol und  
Name:



# Konventionen und Spielregeln

## sonstige

1. Belegung Steckverbinder
2. LED Helligkeiten [3]
3. Kennzeichnung Schaltplanseiten (Produkt, Entwicklung, Routing)
4. ISO Datumsformat YYYY-MM-DD
5. Lagenverwendung (Layout)

# Automatisierte Erstellung von CAM-Daten

1. es geht um: Plotdaten (Gerber), Bohrdaten
2. Materiallisten (BOM), Pick & Place
3. Prozess-Sicherheit
4. Verwendung quelloffener Dokumentation
5. am besten ASCII, \*.csv → maschinell erstellbar und lesbar
6. \*.xls, \*.docx, u.s.w. nicht geeignet weil nicht quelloffen → maschinell NICHT erstellbar und lesbar
7. Zeitersparnis

# Automatisierte Erstellung von CAM-Daten

## Materiallisten (BOM) 1.

<b>Gegenwärtiger Zustand</b>	<b>Sollzustand</b>
Informationen zu Bestellnummern, Datenblättern, Preisen, Abnahmemengen, Produktions-Status, Lieferanten, Herstellern nicht oder chaotisch in EAGLE-Bibliotheken vorhanden	einheitliches Schema zum Zugreifen auf diese Informationen
Wenn sich Bestellnummern, Datenblätter ... auf Seiten der Hersteller oder Lieferanten ändern, müssen EAGLE-Bibliotheken aktualisiert werden.	Nur EIN Primärschlüssel zu einer externen Material-Datenbank.
Material- und Bestelllisten müssen mühsam von Hand in Excel-Tabellen geschrieben und aktualisiert werden.	Material- und Bestelllisten werden maschinell innerhalb von Sekunden geschrieben und aktualisiert.
Leiterplatten-Bestücker kann Excel-Materiallisten nicht maschinell lesen – muß also die Tabellen von Hand in Fertigungssystem übertragen.	Bestücker kann Materiallisten maschinell in sein Fertigungssystem einlesen.
Warenwirtschaftssystem kostet Lizenz und bindet an Hersteller	KEINE Lizenzen oder Gebühren, KEINE Bindung weil Quellcode offen

# Automatisierte Erstellung von CAM-Daten


## Materiallisten (BOM) 2.

1. Ein CAE-System ist kein ERP-System !
2. Nur EIN Materialschlüssel (MS) ist die Schnittstelle zum ERP-System.
3. MS in Bibliothek des CAE-Systems vorbereiten
4. MS im Schaltplan ausformulieren
5. Teileliste (TS) exportieren als \*.csv
6. TS mit ERP-System prozessieren
7. ERP-System liefert Bestellummern, Datenblätter, Preise, u.s.w.


# Automatisierte Erstellung von CAM-Daten

## Materiallisten (BOM) 3.

### 1. Vorbereitung in Library




### 2. Ausformulieren in Schaltplan



# Automatisierte Erstellung von CAM-Daten

## Materiallisten (BOM) 4.

### Exportieren der Teileliste ("vorab" BOM)



The screenshot shows the 'Eagle: Bill Of Material' dialog box. It features a table with columns for Part, Value, De Pa, De BOM, COMMISSIONED, FUNCTION, PART\_CODE\_BEL, PART\_CODE\_EXT, and UPDATED. Below the table are options for List type (Parts, Values, List attributes) and Output format (Text, CSV, HTML). Buttons for View, Save..., Help, and Close are at the bottom, along with the version number 1.09.

Part	Value	De Pa	De BOM	COMMISSIONED	FUNCTION	PART_CODE_BEL	PART_CODE_EXT	UPDATED
X1	CLAMP_1X2-T-2.5MM	...	...	YES	2014-04-14	Supply	X_PAC_T_CLAMP_1X2_2.5mm	
X2	CLAMP_1X2-T-2.5MM	...	...	YES	2014-04-14	Sig. Out	X_PAC_T_CLAMP_1X2_2.5mm	
C1	100n	...	...	YES	2013-08-30		C_PAC_S_0805_VAL_47n	
C2	100n	...	...	YES	2013-08-30		C_PAC_S_0805_VAL_100n	
T1	BC548C	...	...	YES	2013-08-30		T_PAC_S_SOT23_VAL_BC548C	
T2	BC548C	...	...	YES	2013-08-30		T_PAC_S_SOT23_VAL_BC548C	
R1	1K	...	...	YES	2013-08-30		R_PAC_S_0805_VAL_1k	
R2	10K	...	...	YES	2013-08-30		R_PAC_S_0805_VAL_10k	
R3	10k	...	...	YES	2013-08-30		R_PAC_S_0805_VAL_10k	
R4	1k	...	...	YES	2013-08-30		R_PAC_S_0805_VAL_1k	
FD1	FIDUCIAL	...	...	NO	2013-12-03			
FD2	FIDUCIAL	...	...	NO	2013-12-03			

List type:  Parts,  Values,  List attributes

Output format:  Text,  CSV,  HTML

Buttons: View, Save..., Help, Close

Version 1.09

# Automatisierte Erstellung von CAM-Daten

## Materiallisten (BOM) 5.

### Prozessierung mit ERP-System[1]

POS.	QTY	PART_NAME	PART_CODE_BEL	PART_ID	PRICE_NET_MIN	PRICE_NET_MAX
1	1	C501	C_PAC_S_0805_VAL_100n	13	0.01	0.04
2	1	IC501	IC_PAC_S_SOIC8_VAL_24LC256-PSN	96	0.63	0.87
3	2	LED601, LED1302	LED_PAC_S_0805_VAL_red	99	0.46	0.46
4	1	LED402	LED_PAC_S_0805_VAL_green	98	0.23	0.23
5	2	LED403, LED1301	LED_PAC_S_0805_VAL_blue	97	0.46	0.46
6	6	R501, R502, R503, R504, R505, R506	R_PAC_S_0805_VAL_4k7	133	0.24	0.24
7	5	R601, R603, R605, R1301, R1303	R_PAC_S_0805_VAL_1M	147	0.05	0.05
8	2	R602, R1304	R_PAC_S_0805_VAL_1k5	150	0.04	0.04
9	1	R604	R_PAC_S_0805_VAL_330	158	0.03	0.03
10	2	R606, R1302	R_PAC_S_0805_VAL_820	316	0.06	0.06
11	1	R1101	R_PAC_S_0805_VAL_0	138	0.01	0.01
12	5	T601, T602, T603, T1301, T1302	T_PAC_S_SOT23_VAL_DMG3420U	202	0.60	1.25
13	7	XD601, XD803, XD1201, XD1301, XS601, XS1101, XS1301	X_PAC_T_MALE_1x6_VERTICAL_GRID_2.54mm	267	3.15	3.15
14	3	XD801, XD802, XD1001	X_PAC_S_MALE_2x10_VERTICAL_GRID_2mm	229	4.23	4.23
15	1	XD1302	X_PAC_T_MALE_3x1_VERTICAL	264	0.08	0.08
16	3	XS701, XS702, XS901	X_PAC_S_FEMALE_1x20_VERTICAL_GRID_1mm	219	3.54	3.54
17	1	XS703	X_PAC_S_FEMALE_1x6_VERTICAL_GRID_1mm	222	0.50	0.50
24					13.32	15.24

Achtung !

# Automatisierte Erstellung von CAM-Daten

## Aufbereitung für Fertigung 1.

<b>Gegenwärtiger Zustand</b>	<b>Sollzustand</b>
Daten für Plot/Gerber, Bohrungen, BOM, ... werden mühsam in ein CAM-Archiv zusammengetragen	nur EIN Vorgang nötig
Design-Daten (sch/brd/lbr) weichen vom Stand im CAM-Archiv ab.	Design-Daten werden synchron mit Erstellung des CAM-Archives archiviert.
PCB-Hersteller und Bestücker muß CAM-Daten deuten weil kein einheitliches Übergabe-Format besteht	CAM-Daten werden immer auf gleiche Weise archiviert. Zulieferer müssen nur einmal „angelernt“ werden.

# Automatisierte Erstellung von CAM-Daten

## Aufbereitung für Fertigung 2.

1. Bediener startet Shell-Skript (Diese sendet Anweisungen an EAGLE.)  
*(Flexibilität, Automatisierung, Reproduzierbarkeit ...)*
2. EAGLE exportiert Daten.
3. Shell-Skript führt weitere Aktionen aus (Zip, Datumstempel, PDF erzeugen ...)




Figure 2: erweiterter CAM-Prozessor[2]

# Automatisierte Erstellung von CAM-Daten

## Aufbereitung für Fertigung 3.

```
$ cad/projects/eagle/BE/training/sqw> mkcam sqw.brd 2  
CAM file generator version 005
```

```
board file given : sqw.brd  
layer count      : 2
```

```
generating CAM files in directory 'cam/sqw_CAM_2014-08-11_1144' ...
```

```
- layer 1 (top) ...  
- layer 16 (bottom) ...  
- silk screen ...  
- stop mask ...  
- cream mask ...  
- drills ...  
- Drills Documentation ...  
- plated millings ...  
- outline ...  
- documentation  
dimensions, measures, document ...  
dimension, tplace, tvalues, tdoc, document  
dimension, bplace, bvalues, bdoc, document  
dimension, bplace, borigin, bnames, bdoc, document ...  
netlist ...  
partlist ...  
pick & place ...  
converting gerber files to pdf ...  
...
```



## Das Ergebnis: CAD / CAM Archiv !




Figure 3: erweiterter CAM-Prozessor[2]

# Versionskontrolle 1.


Warum ?

1. erleichterte Fehlersuche/Debugging
2. Rückverfolgung von Änderungen
3. Archivierung von Konstruktionsdaten (CAD), Quellcode, Dokumentation, Fertigungsdaten (CAM) ...
4. Release, Versionierung (V1.0, V2.2, u.s.w.)
5. für Zertifizierungen (ISO 9001, IEC 61508 / 61511 / 62061, DO-178B, MIL-STD-882-E, ...)

[http://www.blunk-electronic.de/pdf/git\\_einfuehrung.pdf](http://www.blunk-electronic.de/pdf/git_einfuehrung.pdf)

[http://www.blunk-electronic.de/pdf/git\\_training\\_teil\\_1.pdf](http://www.blunk-electronic.de/pdf/git_training_teil_1.pdf)


## Versionskontrolle 2.



[http://www.blunk-electronic.de/pdf/git\\_einfuehrung.pdf](http://www.blunk-electronic.de/pdf/git_einfuehrung.pdf)

[http://www.blunk-electronic.de/pdf/git\\_training\\_teil\\_1.pdf](http://www.blunk-electronic.de/pdf/git_training_teil_1.pdf)

# Versionskontrolle 3.



[http://www.blunk-electronic.de/pdf/git\\_einfuehrung.pdf](http://www.blunk-electronic.de/pdf/git_einfuehrung.pdf)

[http://www.blunk-electronic.de/pdf/git\\_training\\_teil\\_1.pdf](http://www.blunk-electronic.de/pdf/git_training_teil_1.pdf)

# Literaturquellen I

- [1] Mario Blunk / Blunk electronic *Ein schlankes ERP-System - OpenSource*.  
[http://www.blunk-electronic.de/products/sw/stock\\_manager/doc/Stock\\_Manager\\_de.pdf](http://www.blunk-electronic.de/products/sw/stock_manager/doc/Stock_Manager_de.pdf)
- [2] Mario Blunk / Blunk electronic *Der erweiterte EAGLE CAM-Prozessor*.  
[https://github.com/Blunk-electronic/eagle\\_CAM\\_processor.git](https://github.com/Blunk-electronic/eagle_CAM_processor.git)
- [3] Mario Blunk / Blunk electronic *Angleichung der Helligkeit von Status LEDs*.  
[http://www.blunk-electronic.de/pdf/LED\\_brightness\\_adjustment.pdf](http://www.blunk-electronic.de/pdf/LED_brightness_adjustment.pdf)
- [4] Mario Blunk / Blunk electronic *Zuverlässigkeit in der Elektronik*.  
<http://www.blunk-electronic.de/pdf/zuverlaessigkeit.pdf>
- [5] Mario Blunk / Blunk electronic *Testverfahren der Elektronik*.  
[http://www.blunk-electronic.de/pdf/testverfahren\\_der\\_elektronik.pdf](http://www.blunk-electronic.de/pdf/testverfahren_der_elektronik.pdf)
- [6] Mario Blunk / Blunk electronic *Design Checklist*.  
[http://www.blunk-electronic.de/pdf/Design\\_Checklist\\_en.pdf](http://www.blunk-electronic.de/pdf/Design_Checklist_en.pdf)
- [7] Mario Blunk / Blunk electronic *Boundary Scan Training Teil 1*.  
<http://www.blunk-electronic.de/pdf/bst.teil.1.pdf>
- [8] Mario Blunk / Blunk electronic *Boundary Scan Training Teil 2*.  
<http://www.blunk-electronic.de/pdf/bst.teil.2.pdf>
- [9] Walt Kester, James Bryant, Mike Byrne / Analog Devices *Grounding Data Converters and Solving the Mystery of "AGND" and "DGND"*.
- [10] Joachim Franz *EMV Störungssicherer Aufbau elektronischer Schaltungen*. Vieweg+Teubner 2011
- [11] Alan Rich *Shielding and Guarding*. Analog Dialogue 17-1 1983
- [12] Mark I. Montrose *Printed Circuit Board Design Techniques for EMC Compliance*. IEEE 2000

# Literaturquellen II

- [13] Howard Johnson / Marin Graham *High-Speed Signal Propagation, Advanced Black Magic*. Prentice Hall PTR 2012